</> CodeBooks
    ← Volver a Ciencias de la computación (página 1)
    Portada de Essentials of Computer Architecture, 2nd Edition

    Essentials of Computer Architecture, 2nd Edition

    Douglas Comer

    Editorial
    CRC Press
    Año
    2017
    Páginas
    ~535
    Nivel
    Intermedio

    De qué trata

    Manual universitario de referencia escrito por el distinguido docente Douglas Comer (Purdue University) que expone la arquitectura y organización de computadores desde la óptica directa del programador. Esta segunda edición revisada está dirigida a estudiantes universitarios de informática, ingeniería de software e ingenieros en ejercicio con nivel intermedio. El texto parte de la premisa de que los desarrolladores que comprenden el funcionamiento del hardware pueden escribir software sustancialmente más rápido, seguro y escalable, requiriendo como prerrequisito conocimientos básicos de programación estructurada en C o Java y nociones de lógica booleana.

    La obra adopta un enfoque pedagógico descendente (*top-down*), desglosando cómo las construcciones de alto nivel de los lenguajes de programación se transforman y ejecutan físicamente. Explora la representación interna de datos (enteros con signo, complementos y el estándar de punto flotante IEEE 754), compuertas lógicas y diseño de circuitos digitales básicos, conjuntos de instrucciones y filosofías de diseño de procesadores (CISC vs. RISC, modos de direccionamiento, registros y el ciclo de ejecución *fetch-decode-execute*). Se profundiza exhaustivamente en la canalización (*pipelining*, riesgos y predicción de saltos), la jerarquía de memoria (memorias SRAM y DRAM, arquitectura de memorias caché mapeadas directamente y asociativas por conjuntos, políticas de reemplazo y escritura, y memoria virtual con paginación y TLB), los subsistemas de entrada/salida (buses del sistema, interrupciones hardware, acceso directo a memoria o DMA y controladores de dispositivos), concluyendo con el procesamiento paralelo moderno, arquitecturas multinúcleo con protocolos de coherencia de caché (MESI) y aceleración por GPU.

    A través de ejercicios analíticos de fin de capítulo y el uso de simuladores arquitectónicos que acompañan al libro, el lector evalúa de forma práctica el impacto real de fallos de caché, latencias de memoria y penalizaciones por predicción de saltos errónea sobre el rendimiento del código. El valor clave del libro reside en su equilibrio pedagógico: prescinde del exceso de detalle a nivel de diseño de silicio o transistores para centrarse en los conceptos que tienen impacto directo en la optimización de software. No enseña lenguajes de descripción de hardware como VHDL o Verilog para síntesis de circuitos en FPGA, sino que actúa como el puente perfecto entre el código fuente y el procesador físico.

    • Arquitectura de computadoras
    • Organización del procesador
    • CISC y RISC
    • Pipelining
    • Jerarquía de memoria
    • Memoria caché
    • Memoria virtual
    • Punto flotante IEEE 754
    • Entrada/Salida y DMA
    • Multinúcleo
    • Coherencia de caché

    ¿Cómo enseña?

    TeóricoPráctico

    Teoría + práctica

    • ✓ Incluye ejercicios
    • ✗ Sin proyectos

    Más de Ciencias de la computación con nivel Intermedio